esp@cenet Family list view

Family list
1 family member for:
1P63167496
Derived from 1 application.

1 SEMICONDUCTOR MEMORY DEVICE Publication Info: JP63167496 A - 1988-07-11

Data supplied from the esp@cenet database - Worldwide

esp@cenet document view

SEMICONDUCTOR MEMORY DEVICE

Patent number:

JP63167496

Publication date:

1988-07-11

Inventor

NANBU HIROAKI; YAMAGUCHI KUNIHIKO; KANETANI

KAZUO; OHATA KENICHI

Applicant:

HITACHI LTD;; HITACHI DEVICE ENG

Classification:

- international:

G11C8/00; G11C11/34; H01L27/10

- european:

Application number: JP19860313129 19861229 Priority number(s): JP19860313129 19861229

Report a data error here

Abstract of JP63167496

PURPOSE:To magnify the action margin of a memory cell by setting a counter generating address input data to a counter generating the Gray codes of specified bits, CONSTITUTION:In a memory RAM having m-piece (four pieces in this figure) address input terminals A1-A4, and the counter CNTR generating address input data of (n) bits (four bits in this figure) which are inputted to the terminals, the CNTR is set to the counter generating the Gray code of (n) bits (four in this figure). The CNTR consists of JK flip-flops FF1-FF4 and exclusive OR gates G1-G3, and it is synchronized with clock signals CLK so as to sequentially output the Gray codes of four bits to O1-O4. Generally, (m) is a positive integer, and (n) is to a positive integer which satisfies n<=m. Thus, the action margin of the memory cell can be magnified.

Data supplied from the esp@cenet database - Worldwide

引用文献

ng 日本国特許庁(JP)

⑩特許出額公開

@公開特許公報(A)

昭63-167496

இint Ci. *	識別記号	广内整理番号 ④公開 日			昭和63年(1986) / 万11日	
G 11 C 11/34 8/00 H 51 L 27/10	3 1 1 4 8 1	J - 8522-5B Z - 7341-5B 8624-5F	審査請求	未請求	発明の数 1	(全5頁)

半導体メモリ装置 9発明の名称

> 顧 昭61-313129 20符

顋 昭61(1986)12月29日 砂出

東京都国分寺市東恋ケ羅1丁目280番地 株式会社日立製 何分発明 者

作所中央研究所内 東京都国分寺市東恋ケ窪 1 丁目 280番地 株式会社日立製

邦。彦 砂発 睭

作所中央研究所内

伊発 即 東京都国分寺市東恋ケ窪 1 丁目280番地 株式会社日立製

作所中央研究所内 京京都千代田区神田駿河台4丁目6番地

株式会社日立製作所 **犯出** 願 日立デバイスエンジー ①出

千葉県茂原市早野3681番地

アリング株式会社

弁理士 小川 勝男 の代 理 人 最終質に続く

外1名

1, 発明の名称

半導体メモリ疫産

- 2. 特許請求の範囲
 - 1.m(mは正の整数)偏のアドレス入力端子を 有するメモリと、上記端子に入力するn(nは n≦mを病たす正の整数)ピットのアドレス入 カデータを発生するカウンタとを有する半導体 メモリ英世において、上記カヴンタは、ロビジ トのグレーコードを発生するカウンタであるこ とを特徴とする半導体メモリ鉄程。
- 3、発明の詳細な説明

【産業上の利用分析】

本発明は、半導体メモリ級量に係り、帯に、ア ドレス・スマユーを無くし。かつメモリの低消費 電力化に好通な、アドレス・カウンタを有する半 導体メモリ袋後に関する。

[従来の技術]

従来。メモリシステムにおいて、個号配線の長 さの意等による復数ピットのアドレス入力データ の伝递避路時間のばらつきしアドレス・スキュー に対策するため、第5四に示したようにメモリ (RAM)のナドレス・パツファ(AB)の麻前 にアトレス・ラッテ四路(AL)を挿入したり。 特別昭 58-222486 号に記載のようにアドレス ・パックア自身にラッテ機能を特たせたりしてい る。以下、上記アドレス・ラッチ回路の効果を算 5図で説明する。第5図で、カウンタ(CNTR) はJKフリップ・フロップ(FF1~FF4)で **綿成されてかり、クロック伎号(CLK1)に同** 期して、アドレス入力データを選次出力する。郷 6 図に、上記出力データQ1~Q4のタイミング ・チャートを示す。ととで、出力データQ1~ Q6は、時知18で、前時に切り換わつていると とがわかる。しかし、出力データQ1~Q4は長 さの異なる信号配線L1~L4を伝達するため、 実験、信号A1~A4Kは。伝達遵延時間のばら つきによる、タイミンクのずれが生じる。そのた め、アドレス・ラッチ国路(A.J.)を挿入し、信 号 A 1 ~ A 4 を クロ ツ タ 催号 し C L K 2) で 同 期

持開昭63-167496(2)

上記目的は、m(mは正の整数)個のアドレス させ、メモリ(BAM)に入力するアドレス入力 入力端子を有するメモリと、上紀绪子に入力する n(nta≤mを換たす正の整数)ピットのアド レス入力データを発生するカウンタとを有する半 選体メモリ袋童にかいて、上記カワンタを、Aピ ツトのグレーコードを発生するカウンタにすると とにより達成される。

(作用)

🌣 上記手段は、アドレス入力デーメを発生するカ ワンメをグレーコードを発生するカワンタにして いる。このため、このカウンタが順次発生するア ドレス入力データのハミング炬離は常に1となり、 あるメイミングで切り換わるアドレス・パツファ は常に1個となる。このため、複数個あるアドレ ス・パッファ,デコーダ,ドライバの迷妊時間に 差があつても、あるタイミングで切り集わるサド レス・パツフア。デコーダ。ドライバが常忙1級 であるため、メモリセルの邸動タイミングがすれ るということは起とり得ない。すなわち、スキュ ーが生じないため、メモリセルの動作マーダンを

FF4の出力Q1~Q4と、カウンタCNTRの 出力データ01~04のタイミング・サヤートを 示す。ことで、カウンタ (CNTR) は、4 ピツト のグレーコードを発生するカウンタであるため。 出力データロ1~04は決して同時に切り換わつ ておらず。あるタイミンタで切り換わる出力デー タロ1~04は常に1個であるととがわかる。よ つて、データ01~04が伝達する信号配線L1 ~L4のほさが異なつていても、また、アドレス ・パツファ(AB)。 デコーダ(DBC)。 ドラ ィバ(DR)の選延時間に遊があつても、あるタ ィミングで切り換わるアドレス・パツファ (AB)。 デコーダ(DEC)。ドライバ(DR)が常に1 組であるため、メモリセル(MC)の奴納タイミ ングがずれるということは起こり得ない。すなわ ち、スキューが生じないため、メモリセルの動作 マージンを潜しく拡大できる。また、アドレス入 力データを順次カワント・アツブする時、あるタ イミングで切り挟わるアドレス・パッフアが常化 1個であるため、アドレス・ペッファの切り換わ

データA1!~A6!の入力タイミングを揃えて いる。しかし、上記従来技術においては。上記ラ ッチ回路でナドレス入力データのタイミングを推 えた铥に生じるナドレス・パツフブ(AB),デ コーグ(DEC)。ドライバ(DR)の選延時間 の焦による。メモリセル(MC)の駆動タイミン グのずれについては配准されていたかつた。 (発明が解決しようとする問題点]

上記徒朱技術は、アドレス・ラッテ回路でアド レス入力データのタイミングを相えた後に生じる 複数個あるアドレス・パツフア, デコーダ, ドラ イバの選延時間の釜によるスキューにづいて仕配 思されておらず、このスキューによるメモリセル の収動タイミングのずれが、メモリセルの動作マ ージンを旅少させるといり問題があつた。

本発明の目的は、上記スキューの問題を無ぐし。 メモリセルの動作マークンを拡大する呼吸を提供 するととにある。

[間辺点を解決するための手段]

者しく拡大できる。また、アドレス入力データを **漠次カワント・アツブする時、あるタイミングで** 切り挟わるアドレス・パツファが常に1個である ため、アドレス・パンフアの切り挟わり時に俏費 される電力が常に1個分ですみ、その分メモリの 低消費電力化にもなる。

(突底例)

第1回は、本発明の第1の実施例を示す出であ り、4個のアドレス入力嬢子(A1~A4)を有 ナるメモリ(RAM)と、上記端子に入力する 4 ヒットのアドレス入力データを発生するカウンタ (CNTR)とを有する半導体メモリ袋跳において。 上記 カウンタ (CNTR)を、 4 ビフトのグレーコ ードを発生するカウンタにしている。このカウン タ (CNTR) は J K フリクブ・フロップ (F F 1 ~FF4)及びエクスクルシブ(Exclusive)~ オア(OR)ゲート(G1~G3)で構成されて ♪り、クロンク借号(CLK)に同期して、4ピ ットのグレーコードを順次O1~04に出力する。 第2回に上記JKフリップ・フロップFF1~

特開昭63-167496(3)

り時に消費される出力が常に1個分ですみ、その 分メモリの低消費塩力化になつている。

第3回は、本発明の第2の実施例を示す図でもり、第1回に示した第1の実施例を同様に、4回のアドレス入力端子(A1~A4)を有するメモリ(RAM)と、上記端子に入力する4ビットのアドレス入力データを発生するカワンタ(CNTR)とを有する半導体メモリ要量において、上記カワンタ(CNTR)を、4ビットのグレーコードを発生するカウンタにしている。ここで、第1回対に大・第1の実施例と典なるのは、カウンタ(CNTR)をJKフリップ・フロップ(FF1~FF4)及びDフリップ・フロップ(FF5~FF43)では成している点のみであり、クロックに対している点のみであり、クロックに関大出力する点は全く同様である。

第4 図に、上記JKクリップ・フロップFFL ~FF4の出力Q1~Q6と、カウンタCNTR の出力データQ2。Q7、Q8、Q13の11ミ ング・チャートを示す。ここで、出力データQ2。

消費される電力が常に1個分ですみ、その分メモ リの低消費電力化が図れる。

4、図面の簡単な説明


無1殴は本発明の第1の実施例を示す論理図。
第2図は本発明の第1の実施例のタイミング・テャート図。第3回は本発明の第2の実施例を示す
論理図、第4回は本発明の第2の実施例のタイミング・チャート図、第5回は従来例を示す論理図。
第6回は従来例のタイミング・チャート図である。
RAM…メモリ、CNTR…カウンタ。AL…アドレス・バンファ。
DとC…デコーダ、DR…ドライバ、MC…メモリセル、FF1~FF4…JKフリンブ・フロンプ、G1~G3…Exclusive—ORゲート、
FF5~FF13…Dフリンブ・フロンブ。

代理人 并理士 小川勝男

Q?、Q8、Q13は決して同時に切り換わつてからず、以下、第1図に示した、第1の契施例と同様の感論が成立する。よつて、本契施例にかいても、メモリセルの動作マージンを考しく拡大できる。また、アドレス・ベッファの切り換わり時に消費される電力が常に1個分ですみ、その分メモリの低調費能力化になる。

[発明の効果]

以上述べてきたように、本発明によれば、アドレス入力データが伝達する借号配級の長さが異なっていても、また、アドレス・パッフア、デコーダ、ドライバの遅延時間に恐があつても、あるタイミングで切り換わるアドレス・ペッフア、デコーダ、ドライバが信に1組であるため、メモリセルの動作マージンを増しく拡大できる。また、アドレス入力データを順次カウント・アンブする時、あるタイミングで切り換わるアドレス・パッファの切り換わり時にあるため、アドレス・パッファの切り換わり時に





RAM (AE) DEC #3-9 ... ##4


ONR #3-9 DR F510 ... #4


AB TXUX-1-7 MC (AE) ##4

24) Exclusive-DR7-1










特開明 63-167496(5)



第1頁の続き 砂発 明 者 大 畠 賢 一 千葉県茂原市早野3681番地 日立デバイスエンジニアリン グ株式会社内

特開昭63-167496

【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第6部門第4区分 【発行日】平成6年(1994)8月12日

【公開番号】特開昭63-167496 【公開日】昭和63年(1988)7月11日 【年通号数】公開特許公報63-1675 【出願番号】特願昭61-313129 【国際特許分類第5版】

G11C 11/413

11/408

(FI)

G11C 11/34 301 A 6741-5L 341 A 6741-5L 354 B 6741-5L

华 梯 神 正 雪

平度 5年12月24日

多许疗关官 弱

昭和61年初开政第313129号

2. 発明の名称 半導体メモリ夜間

3. 権正をする者

事件との関係 特 針 出 順 人

在 所 京京都千代田区神田政河吉田丁目 8 番地

名 涨 (610) 株式会社 日 立 頁 作 所

在 所 平無県茂田市草町3681番類

あ 路 日立デバイスエンジニアリング株式会社

4. 代 雅 人

器 府 早1版 東京都區分令市本町四丁自3億16号

・ サンクレストビル4階(電話 0423-22-7522)

成 名 (7227) 弁理士 釋

5。 検正により考加する発明の像 C.

6. 補正の対象

現職者の「特許速求の範囲」の領および「発情

の評細な説明」の領



7、 福圧の内容

1、 本数別総合物料請求の報題の機を別数のように始まする。

2. 関上書解1頁第19行「従来、メモリクステムにおいて、」を「従来の本導体メモリ鉄便に おいては、」に検エする。

3. 関上各第2頁第2行「に対策する」を「の問 manadata」と集正する。

4. 向上参写 2 頁第 7 行~ 序 1 1 行「以下、上記 アドレス……… 入力データを順次出力する。 1 を「第 5 図において、カウンター (CNTR) は複数の J K フリツブ・フロツブ (FF1~F F4) から機成され、クロツク付号 (C1 K1) に両難して、出力データ Q 1~ Q 4 が解放出力

6. 関上舎第2頁第18行~第15行『ここで、 出力データQⅠーーーーいることがわかる。』 を「毎8団から弱らかなように、上記出力デー タロ1~Q4は、評価も8において環時に切り

特開昭63-187496

義わる。」に補正する。

- 6 、同上書籍2頁第17行「失臣、」を「失敗に は、」に指正する。
- 7. 两上春聚 2 页键 2 0 行~第 3 页部 3 行《范期 きせ、」を「何葉させることによって、」 に被
- 8、原上春第3頁第3行~第4行「上記ラッチ図 路で」を「上記アドレス・ラツチ団路によって」
- 9、 岡上書贈3賞繁12行『複数領ある』を『従 数価の」に補正する。
- 10.同上書祭3貫第18行「拡大する手段」を 『拡大することのできる半導体メモリ薪産』に 柚圧する.
- 11. 間上書第4頁第9行~第11号「上股手療故、 アドレス入力………カウンタにしている。こ のため、1を「アドレス人力データを発生する カウンまが、グレーコードを発生するカウンタ であるため、」に被正する。
- 1 2 . 阿上雲第4第14行「複数値ある」を「複数
- 18。 個上書館9 英第 2 行「監討兼導力化が殴れる。 建力が低減される。」に確正する。

何の」に補正する。

- 13、両上書館5貫年5行~毎6行「その分メモリ の伝術養電力化にもなる。」を「メモリの新登 **減力はそれだけ低減される。」に被正する。**
- 14、阿上鲁第5頁第13行~第14行「上記力ウ ンタ (CNTR) も、4ピットのグレーコード を発生するカウンタにしている。」を「上記カ カンタ (CNTR) として、4ピットのグレー コードを発生するカウンタが無いられている。」 に補正する。
- 13.同上各勢7直留2付「メモリの最高要電力化 になつている。」も「メモリの誘責電力が低級 される。」に推正する。
- 16. 羽上音解7 冥第8 分~第10 行「上記カウン タ (CNTR) モーーーカンタにしている。 」も「上記カランタ(CNTR)として、4ビ ツトのグレーコードを発生するカウンタが用い られている。」に補正する。
- 1.7. 丙上青第8 瓦第3 行「飛路の機論が成立する。

物貯蔵水の製田

- 主。四個(血は近の亜数)の入力類子を有するメ モリと、上記入力増子に入力するカピクト(ヵ はn~mを満たす正の焦数〉のアドレス入力デ 一タを宛生するカウンタを内謀し、当旅カウン まは、nピツトのグレーコードを発生するカウ ンタであることを特徴とする半等体メモリ共豊。 <u>る</u>。上記カウンタは、JRブリツブ・フロップを
 - 其他していることを伶赦とする特許技术の範囲 201 項記載の辛馨体メモリ数量。
- 3. 上記カウンタは、JKフリップ・フロップお よびDフリップ・フロップを具着していること を特徴とする特許請求の韓語盤1項記載の歩導
- <u>も</u>。上包カウンタは、エクスクルーシブ・オア・ ゲートをを具備していることを特徴とする特許 着水の乾燥第1項から乗3項のいずれかーに記 数の手事体メモリ数数。